Si5351Aのコントロールの実験をしています。
これまでは、PLLAとMS0を使い、１チャンネルのみの実験でした。
Si5351Aは、２つのPLLと３つのMultSynth（分周器）を持ち、３チャンネルの出力が可能です。
マルチチャンネル化について考えてみます。
まず、Si5351Aの内部構造と関係するレジスタを下図に示します。
PLLAを使うのかPLLBを使うのかは、Register16～18のビット5で設定します。
bit5=0 でPLLA bit5=1でPLLBが選択されます。（デフォルトは、0 つまりPLLA）
R0～R2は、各チャンネルのOutput Dividerで、Register44,52,60のbit6～bit4で設定します。
分周比は000～111で1/1～1/128です。必要によって設定しますが、通常はデフォルトの000=1/1です。
更に、出力をコントロールするドライバーは、Redister16～18のbit1,0で設定します。
00： 2mA～11： 8mAの4段階で制御できます。
これらのレジスタとPLLA,,PLLB,MS0,MS1,MS2を適宜に設定することにより、独立した２つの周波数とPLLAまたはPLLBどちらかをソースにして、MultiSynthの設定により、３つ目の周波数を発生させることができます。